1 背景 壓控
振蕩器(VCO)是時鐘恢復電路中的鎖相環電 路的核心電路。與基于 LC
振蕩器的 VCO 相比, 基于 環形
振蕩器的 VCO 有頻率調節范圍大(>50%), 芯片面 積小, 制造工藝簡單的優勢。故在現在很多應用中(如 無線接收設備)都采用環形振蕩器 VCO。在 VCO 的設 計過程中, 很重要的一步是根據具體應用的需要調節 VCO 的可達頻率范圍和中心頻率。對于環形振蕩器 VCO 而言, 調整延遲環節的數目只能粗略地調節 VCO 的振蕩頻率, 更細致的調節只能對延遲電路內部元件 參數進行調節, 進而達到具體應用需求的頻率范圍。 作為一個優秀的環形振蕩器 VCO 設計, 文獻中提 出的環形振蕩器 VCO 的電路較其它類型的電路有結 構簡單, 噪聲性能好, 可達頻率范圍廣的優勢。在后面 的文章中, 將基于文獻 1 中的電路, 仿真分析 VCO 的 頻率設計方法。在第二、三部分, 文章仿真分析了單個 延遲環節電路的的延遲特性。在第四、五部分, 文章仿 真分析了延遲環節內器件參數對 VCO 頻率的影響。在 第六部分, 文章**后總結出一種對于一般的環形振蕩 器 VCO 頻率設計的方法。 2 單級延遲電路分析 環形振蕩器延遲環節電路如圖 1 所示, 測試電路 電源電壓為 1.8- V 輸入端為一對標準差分方波 , 周期 為 2- ns, 占空比為 50%。 輸入電壓沒有跳變時 , 差分電路中只有控制管 PM0 和 PM2 或 PM1 導通, 且 2 個導通的 MOS 管在一 個通路上, 其導通電流相等, 且 PM2/PM1 的漏極與柵 極相連, 處于飽和狀態?，F假定 PM2 導通, PM1 截止。 此時, PM2 的漏極和柵極電壓都為 0 V, 而 PM0 的源 極電壓為 1.8- V。兩管串聯導通電流相等, 故控制電壓 vcon 降低時, PM2 的源極電壓(即 PM0 的漏極電壓)將 升高, PM2、PM0 兩管的導通電流將升高。當 vcon 足夠 高時, PM0 的漏極電壓可以足夠低以保證 PM0 處于飽 和狀態。但當 vcon 降到一定電壓, PM0 的漏極電壓同 時隨之升高, PM0 將進入線性區?？傊? 通過 vcon 可以 控制在輸入電壓處于穩態時 PM0 的導通電流, 該電流 將直接影響當輸入電壓跳變時, 輸出電壓隨之跳變的 延遲。在 vcon 足夠低, 使 PM0 工作在線性區時, PM0 起可調電阻的作用, vcon 對單級延遲的調節效果不明 顯 ; 在 vcon 足夠高 , 使 PM0 工作在飽和區時 , PM0 起 可調電流源的作用, vcon 對單級延遲的調節效果很明 顯; 在 vcon 進一步升高, 使 PM0 進入截**區后, PM0 截** vcon 對單級延遲的調節效果也不再明顯。
對于輸入電壓跳變時的分析, 我們仍然假定輸入電壓跳變前 PM0、PM2 導通, 即輸入電壓跳變前, Vin+
= 0- V, Vin- = 1.8- V, Vout+ = 0- V, Vout- = 1.8- V。輸入電壓跳變時, Vin+由 0- V 跳變到 1.8- V, Vin- 由 1.8-V 跳變到 0- V。
當輸入電壓對發生跳變 , NM2 管立刻被截斷 , 流過 PM2 管的導通電流開始對 out+端的總等效電容充電, Vout+開始上升。同時, NM1 管立刻被導通, out- 端的總等效電容通過 NM1 管開始放電, Vout- 開始下降。隨著兩個輸出端充放電 , out- 端電壓下降將使 PM1、 PM4 管的 Vgs(柵源電壓)和 PM3 管的 V
ds(漏源電壓)逐
漸增加, 同時使 NM1 的 V
ds 減小。out+端電壓上升將使
PM2、PM3 管的 V
gs 和 PM4 管的 V
ds 減小。所以在 out+
端 , PM2 管的充電電流將變小 , PM4 管也將開始導通對總等效電容充電, 并將在 PM2 管關斷后繼續保持充電** Vout+達到 1.8 V。同時在 out- 端, NM1 的放電電流將減小, PM3 管將逐漸開始導通對總等效電容充電然然后逐漸再被關斷, PM1 管將逐漸開始導通充電并**終保持導通。由于 NM1 管的 Vgs 從輸入電壓跳變開始就保持 1.8- V, 充電電流將不會超過放電電流, 放電
持續到 Vout- 降為 0- V。
當 vcon 足夠小時 , 充電端(out+)的初始充電電流
大 , 且 PM2 的源極電壓高, Vout+上升快。Vout+的快速上升將使 PM3 管的 Vgs 很快變小, 使 PM3 管產生的充電電流對于放電端(out- )的放電過程影響不大。
當 vcon 升高, 充電端(out+)的初始充電電流變小,
且 PM2 的源極電壓變低 (PM2 的導通充電時間變短),這都將導致 Vout+上升變慢。Vout+的緩慢上升將增大 PM3 管的充電電流對放電端(out- )在放電過程的影響,使一段時間內 Vout- 下降非常緩慢(幾乎保持不變)。直#p#分頁標題#e#
** Vout+上升到足夠高使 PM3 截止, Vout- 才將重新快速下降** 0 V。
3 單級延遲電路仿真結果
當控制電壓 vcon=0.4 V 時, 瞬態仿真結果波形如
圖 2。從輸出端波形可以看出, 輸出波形上升沿和下降沿基本對稱。
當控制電壓 vcon=1.4 V 時, 瞬態仿真結果波形如
圖 3。從輸出端波形可以看出 , 輸出波形上升沿與
vcon=0.4 V 大致相同, 下降沿明顯分成了 2 個階段。
4 VCO 振蕩頻率分析
環形振蕩器 VCO 的振蕩頻率是各級延遲電路的延遲時間的疊加, 故延遲環節級數確定的情況下, 延遲電路輸出對輸入跳變的延遲時間決定了 VCO 的振蕩頻率。
* PM0 對 VCO 振蕩頻率的影響由之前的延遲電路分析可知, 決定延遲時間**主
要的因素是輸入電壓穩態時的導通電流大小 , 這主要
* PM1、PM3、PM2、PM4 對 VCO 振蕩頻率的影響
在 PM0 的寬長比確定的情況下, 由于延遲環節輸出端電壓上升時前期的充電電流主要由 PM0 的導通電流決定, PM3、PM1、PM4、PM2 的寬長比對該電流影響不大。另一方面, 減小 PM1、PM3、PM2、PM4 的寬長
比 , 特別是 PM3 和 PM4 的寬長比, 可以大大減小延遲
環節輸出端電壓下降時的充電電流, 大大提高放電速
技度。同時電壓下降的輸出端電壓下降速度的加快也會
|
增加相對應的電壓上升的輸出端的 PM3 或 PM4 的充 術 |
|
電電流 , 從而提高輸出端的電壓上升速度。故減小 |
|
|
PM3、PM1、PM4、PM2 的寬長比 , 特別是 PM4 和 PM3 創 |
|
的寬長比, 可以較大的提高 VCO 的振蕩頻率。 |
新 |
|
* NM1、NM2 對 VCO 振蕩頻率的影響 |
|
|
在 PM0 的寬長比確定的情況下 , 略微增加 NM1
與 NM2 管的寬長比, 可以提高延遲環節輸出端電壓下降時的放電速度, 進而提高 VCO 的振蕩頻率。但 NM1
與 NM2 管的寄生電容同時也是前一級延遲環節的輸
出 端的負載電容 , 它們的寬長比增加(面積增大)也會增加寄生電容 , 故調整 NM1 與 NM2 管的寬長比對 VCO 的振蕩頻率的影響相對較小。
* PM0 管以外的 MOS 管對 VCO 可達振蕩頻率
的 影響
在 PM0 的寬長比確定的情況下, 調整 VCO 的振蕩頻率主要是調整輸出端放電時的放電電流。而在 VCON 較低時 , 放電的輸出端的放電電流受 PM1 與 PM3 或 PM2 與 PM4 的充電電流影響較小。故不論減小 PM1、PM3、PM2、PM4 的寬長比還是增加 NM1、NM2
的 寬長比 , 對振蕩頻率的影響在 VCON 較低時都比 VCON 較高時小。即, 通過調整除 PM0 外的 MOS 管提高 VCO 的頻率, 高頻的提高會較低頻的提高少, 從而減小 VCO 的可達頻率范圍。
* 與粗略的定量分析結果比較由于在信號跳變時, 環形振蕩器中的 MOS 管的工
作狀態在截止和飽和狀態間迅速變化, 其定量分析屬于大信號分析 , 精確的計算很復雜 , 且**后的結果中需要的很多參數的準確值在實際設計中也不易得到。而對于設計工作來說, 有價值的是 MOS 管參數與振蕩
|
頻率之間的關系, 故粗略的定量分析或者對電路工作 |
|
過程的定性分析就已經足夠。粗略的定量分析結果直 |
|
觀, 定性分析對電路的工作的理解更加深刻。對于本 |
環形振蕩器的粗略定量分析, 文獻 1 中的結果是: |
其中 g∝W/L, C
L 為單輸出端總等效電容?？梢姶致缘亩糠治龅慕Y果與以上的定性分析結果是一致
的 , 且定性分析的結果更加細致。
* 環形振蕩器 VCO 的頻率設計總結
環形振蕩器 VCO 的頻率設計是延遲環節的級數
調節與延遲環節的延遲調節相結合的設計過程。對于延遲環節的延遲調節, 充分分析電路充放電的過程是
很重要的。電路的延遲調節就是對影響充放電速度的關鍵電路器件的參數調節。
5 VCO 仿真結果
技
結合具體應用, 作者設計了一個中心振蕩頻率約#p#分頁標題#e#
術 622 MHz 的 VCO 用于 SDH 系統的時鐘恢復。該設計
是基于 0.18 μm CMOS 制造工藝的([1]中的電路是基
創 于 0.5 μm CMOS 制造工藝的)?？紤]到制造工藝、工作
新 環境溫度以及電源電壓偏差的影響, 頻率調節范圍在標準條件下(標準工藝庫、27 ℃、電源電壓 1.8 V)約為
400 MHz~1.2 GHz。
VCO 整體電路由 4 級延遲環節和一個輸出波形調整、緩沖電路構成, 如圖 4 所示。該設計在標準條件下(標準工藝庫、27 ℃、電源電壓 1.8 V)的頻率調解范
圍的仿真結果如圖 5 所示。
6 結論
本文作者創新點: 在環形振蕩器 VCO 的設計過程中, 頻率設計是**基本也是**重要的一步。在[1]中的電路路基礎上, 本文針對 SDH 時鐘恢復系統的頻率設計需要, 設計了一個大頻率調節范圍 (75%) 的高頻
VCO。進一步, 本文總結出一種更高效的環形振蕩器
VCO 頻率設計的分析設計思路。
這種基于定性分析的頻率設計思路, 建立在對電路的直觀深入的理解上, 避免了繁瑣的公式計算, 是
一種高效的設計方法。
